12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年7月15日(15.07.2004)

PCT

(10) 国際公開番号 WO 2004/059743 A1

(51) 国際特許分類7:

H01L 29/778,

29/812, 29/201, 21/338, 21/205

(21) 国際出願番号:

PCT/JP2003/016394

(22) 国際出願日:

2003年12月19日(19.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-374548

> 2002年12月25日(25.12.2002) Ъ

(71) 出願人(米国を除く全ての指定国について): 住友化学 工業株式会社 (SUMITOMO CHEMICAL COMPANY, LIMITED)[JP/JP]; 〒541-8550 大阪府 大阪市 中央区北 浜四丁目5番33号 Osaka (JP). 住化エピソリューショ ン株式会社 (SUMIKA EPI SOLUTION COMPANY, LTD.) [JP/JP]; 〒104-8260 東京都 中央区 新川二丁目 27番1号 Tokyo (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 中野 強 (NAKANO, Tsuyoshi) [JP/JP]; 〒 299-0125 千葉 県 市原市 有秋台西1-9-642 Chiba (JP). 福原 昇 (FUKUHARA,Noboru) [JP/JP]; 〒305-0035 茨城県 つ くば市 松代3-9-10 Ibaraki (JP).
- (74) 代理人: 浅村皓, 外(ASAMURA, Kiyoshi et al.); 〒 100-0004 東京都 千代田区 大手町2丁目2番1号 新大 手町ビル331 Tokyo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK. DM. DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM,

(57) Abstract:

high-electron-mobility

[続葉有]

transistor

A compound semiconductor

field-effect

epitaxial substrate having a pseudomorphic

structure wherein an InGaAs layer serves as a

channel layer (9) and an InGaP layer containing n-type impurities serves as a frontside electron


supply layer (12) is disclosed. By growing the epitaxial substrate having the pseudomorphic

HEMT structure with an increased In proportion in the channel layer (9), the InGaAs layer has

an electron mobility at room temperature (300 K) of 8000 cm²/V·s or higher. Frontside spacer layers (10, 11) between the channel layer (9) and

the frontside electron supply layer (12) may be

- (54) Title: COMPOUND SEMICONDUCTOR EPITAXIAL SUBSTRATE AND METHOD FOR MANUFACTURING SAME
- (54)発明の名称: 化合物半導体エピタキシャル基板及びその製造方法



composed of InGaP layers. (57) 要約: InGaAs層をチャネル層 9、n型不純物を含有するInGaP層を フロント側電子供給層12とする歪チャネ ル高電子移動度電界効果型トランジスタ構 造を有する化合物半導体エピタキシャル基 板において、チャネル層9のIn組成を大 きくしてシュードモフィックHEMT構造 のエピタキシャル基板を成長させることに よりInGaAs層の室温(300K)で の電子移動度を8000cm2/V・s以 上とした。チャネル層9とフロント側電子

供給層12との間のフロント側スペーサ層 10及び11をInGaP層としてもよい。

1...GaAs SUBSTRATE

WO 2004/059743 A1



HR, HU, ID, IL, IN, IS, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI,

FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明 細 書

化合物半導体エピタキシャル基板及びその製造方法

5 技術分野

本発明は、3-5族化合物半導体を用いた、高電子移動度トランジスタに用い られる化合物半導体エピタキシャル基板及びその製造方法に関する。

背景技術

近年、GaAsを中心とする3-5族化合物半導体を用いた電子素子は、超高 10 速であり、高周波動作が可能であるという特長を生かして、飛躍的な発達を遂げ、 その後も着実な進展を見せている。化合物半導体を用いた電子素子を作製する場合には、従来、単結晶基板上に、イオン注入法、拡散法又はエピタキシャル成長 法などの各種手法を用いて、必要な特性を有する薄膜結晶層を作製している。上 記の各種手法の中でも、エピタキシャル成長法は、不純物量の制御のみならず結 15 晶の組成や膜厚などをきわめて広い範囲でかつ精密に制御可能であるため、広く 用いられるようになっている。

このような目的で用いられるエピタキシャル成長法としては、液相法、気相法 及び真空蒸着法の一種である分子線エピタキシャル成長法(以下MBE法とい

- う)などが知られているが、気相法は大量の基板を制御性良く処理可能なため、
- 20 工業的に広く用いられている。特に、エピタキシャル層を構成する原子種の有機 金属化合物又は水素化物を原料として用い、基板上で熱分解させて結晶成長を行 う有機金属熱分解法(以下MOCVD法という)は、適用可能な物質の範囲が広 く、また結晶の組成、膜厚の精密な制御に適しているために、近年、広く用いら れるようになっている。
- 25 このような製造技術の発展により、最近、高周波通信機器の重要な構成部品として注目されている高電子移動度電界効果型トランジスタ(以下HEMTという)の特性の改善が種々試みられている。HEMTは、高電子移動度トランジスタ (High Electron Mobility Transistor)、変調ドープ電界効果トランジスタ

(Modulation Doped Field Effect Transistor, MODFET) 、又はヘテロ接合電界

効果トランジスタ(Hetero-Junction Field Effect Transistor, HJFET)などとも呼ばれており、HEMTに用いられているエピタキシャル構造にあっては、電子を供給する電子供給層と電子が走行するチャネル層とが分離されてそれぞれの役割を担っており、チャネル層に蓄積された二次元電子ガスが高い電子移動度を持っている点に大きな特徴を有している。HEMTを製造するために用いられるエピタキシャル基板は、MOCVD法により、必要な電子特性を有するGaAs、AlGaAsの各結晶層を必要な構造を有するようにGaAs基板上に積層成長させることにより作製することができる。

これらの素子作製に用いる材料としては、任意の組成で格子定数を一致させる ことができ、良好な結晶性を保ちつつ各種へテロ接合が可能であるとの理由から、 GaAs、AlGaAs系の材料が広く用いられてきているが、格子定数をGa Asに一致させるようにIn組成を選択することにより、InGaPの結晶層を 成長させることも可能である。ここで、GaAsに格子整合するInGaPは、 Inの組成が0.482~0.483、Gaの組成が0.518~0.517で あることが知られている。

また、3-5族化合物半導体材料としては、 $In_xGa_{(1-x)}As$ (ただし0<x<1)が、電子輸送特性に優れている上にIn組成に応じてエネルギーギャップを大幅に変えることが可能であるため、HEMTを製造する場合のヘテロ接合材料としては非常に好適である。しかしながら、 $In_xGa_{(1-x)}As$ は、GaAsに対する格子整合が不可能であるため、従来は、 $In_xGa_{(1-x)}$ As は、As 層を用いて十分な物性を有するHEMT用のエピタキシャル基板を得ることができなかった。

その後の技術の進展により、格子不整合の系であっても弾性変形の限界内であれば転位の発生などの不都合な結晶性の低下を招くことなく、信頼性のあるヘテロ接合が形成可能であることがわかり、 $\ln_x Ga_{(1-x)}$ Asをヘテロ接合材料として用いたエピタキシャル基板の実用化が図られてきている。このような格子不整合系での限界値は、組成及び膜厚の関数として与えられ、例えばGaAs 層に対するInGaAs 層の系では、J.CrystalGrowth, 27 (1974) p. 118及び<math>J.CrystalGrowth, 32 (1974)

10

4) p. 265に示される式で表されることが理論的に知られており、この理論 式は実験的にも概ね正しいことがわかっている。

このように特定の組成、膜厚の範囲内の歪み層を利用することにより、GaAs s 基板を用いるHEMT構造のエピタキシャル基板においても、InGaAs 層をその一部に有するエピタキシャル基板の製造が可能となっている。例えば、通常の結晶成長条件下では、x=0. 20、膜厚13nm程度の In_x

 $Ga_{(1-x)}$ As層を、結晶性の低下をきたすことなくエピタキシャル成長させることが可能であり、このような $In_xGa_{(1-x)}$ As層を、従来のHEMTの二次元電子の流れるチャネル層部分に用いた構造のエピタキシャル基板を利用して、従来に比べ移動度が高く、雑音特性に優れた電子素子が作製されている。

 $In_xGa_{(1-x)}As$ を歪み層として二次元電子の流れるチャネル層部分に 用いたHEMTは、歪みチャネル高電子移動度電界効果型トランジスター

(pseudomorphic-HEMT) と呼ばれている(以下、シュードモフィックHEMTという)。

- 15 また、上述のように、InGaPは、Inの組成を選択すれば、GaAsに格子整合が可能であるため、シュードモフィックHEMTにおいて、AlGaAs層の代わりに、InGaP層をその電子供給層、スペーサ層としてエピタキシャル成長させることが可能である。InGaPは、AlGaAsに比べて、エピタキシャル成長時に不純物を取り込みにくく結晶純度を良好に保つことができ、また、AlGaAsのようにn型層を形成する際にシリコンをドーピングするとDXセンターと呼ばれる深い準位を形成することもないという利点があるので、高性能のHEMTを得ることができる。また、InGaPは、AlGaAsにくらべて、エネルギーギャップが大きく、表面準位値が小さいため、電子素子作製時に有利であるという報告もある。
- 25 GaAs基板上に、InGaP層、InGaAs歪み層を含むシュードモフィックHEMT構造を形成するために各種のエピタキシャル成長を行う際には、形成すべき薄膜結晶層の膜厚を数nmオーダーで精密に制御するための結晶成長制御が要求されるが、近年の技術改良の結果、膜厚制御性に優れるMBE法だけでなく、量産性に優れるMOCVD法でも膜厚制御を精度良く行うことができるの

れている。

4

で、十分、良好な特性のHEMT用エピタキシャル基板が得られている。

上述のように、InGaP層をシュードモフィックHEMT構造の電子供給層 又は電子供給層とスペーサ層とに用いる場合、温度特性の向上等、電子素子の特 性向上を図ることはできるものの、電子供給層から発生する二次元電子をInG aAsチャンネル層に効率良く閉じ込めることは困難であることがわかっている。 5 そのため、二次元電子ガス濃度を増やして電子素子の電流値の向上を図ることや、 電子移動度を上げて電子素子の立ち上がり抵抗を低減させることが困難であった。 その理由は、InGaPのエネルギーバンドプロファイルが、AlGaAsと 異なること、すなわちGaAsとInGaPとの間には、エネルギーバンドの伝 導帯の位置に差がないからであると考えられている。伝導帯の位置に差がなけれ 10 ば、電子供給層で発生した電子が効率よくІп СаА s チャネル層に閉じ込めら れず、二次元電子ガス濃度及び電子移動度の低下を引き起こすことになるからで ある。この防止対策として、第3224437号特許公報には、チャネル層とⅠ n Ga P電子供給層との間に、歪み I n Ga Pスペース層を挿入して、伝導帯の 位置に差を付けることにより、二次元電子ガス濃度と電子移動度とを改善するよ 15 うにした構成が開示されている。また、第2994863号特許公報には、チャ ネル層とInGaP電子供給層との間にAIGaAsスペーサ層を挿入すること により、二次元電子ガス濃度と電子移動度とを改善するようにした構成が開示さ

20 しかしながら、チャネル層にInGaAs層を用い、電子供給層にn-A1GaAs層を用い、チャネル層と電子供給層との間のスペーサ層としてi-A1GaAs層を用いた、従来のA1GaAs系のシュードモフィックHEMT構造エピタキシャル基板で報告されている結果に比べて、上述した、第3224437号特許公報及び第2994863号特許公報において開示されている構成のものは、いずれも、シュードモフィックHEMT構造エピタキシャル基板において、二次元電子ガス濃度と電子移動度との各値を高くすることにより、電子素子の特性を良好にできるという観点から考えると、電子移動度はまだ満足できる値に達していない。

例えば、電子移動度を更に改善することによりオン抵抗を低下させ、これによ

り消費電力の低減を図ることができるので、シュードモフィックHEMT構造エピタキシャル基板を携帯電話等の各種携帯機器に用いる場合には、より一層の改善が望まれている。また、低消費電力化により発熱量を削減することができ、更なる高集積化により装置の小型化を図ることができるので、この観点からも電子移動度のより一層の改善が望まれている。このように、InGaPを電子供給層、又は電子供給層とスペーサ層とに用いたシュードモフィックHEMT構造エピタキシャル基板において、現在報告されている値よりも高い二次元電子ガス濃度と高い電子移動度を併せ持つ、さらに改善されたエピタキシャル基板が強く望まれている。

10 発明の開示

5

本発明の目的は、上述の各種要求を満たすことができる、高電子移動度特性を 有するシュードモフィックHEMTに用いられる化合物半導体エピタキシャル基 板及びその製造方法を提供することにある。

本発明者らは、上記課題を解決するために鋭意検討を行った結果、InGaA s チャネル層のIn組成を大きくしてシュードモフィックHEMT構造のエピタ キシャル基板を形成すれば、InGaAs層及びInGaP層の各エネルギーバ ンドの伝導帯の位置に差を付けることができ、これまでに報告されたこのとのない高い電子移動度と高い二次元電子ガス濃度を併せ持つエピタキシャル基板を形成できることを見い出し、この知見に基づいて本発明をなすに至った。

- 20 本発明の第一の態様によれば、InGaAs層をチャネル層とし、及びn型不 純物を含有するInGaP層をフロント側電子供給層として含み、歪チャネル高 電子移動度電界効果型トランジスタに用いられる化合物半導体エピタキシャル基 板において、該InGaAs層の室温(300K)での電子移動度が8000 cm^2/V ・s以上である上記化合物半導体エピタキシャル基板が提案される。
- 25 前記チャネル層において、室温(300K)での二次元電子ガス濃度を、1.8 $0 \times 10^{12} / \text{cm}^2$ 以上とすることができる。

本発明の第二の態様によれば、更に前記チャネル層と前記フロント側電子供給層との間にフロント側スペーサ層としてInGaP層を含む、上記第一の態様の化合物半導体エピタキシャル基板が提案される。前記チャネル層において、室温

T/JP2003/016394

(300K)での二次元電子ガス濃度を、1.80×10 12 /c m^2 以上とすることができる。

本発明の第三の態様によれば、更にn型不純物を含有するInGaP層をバック側電子供給層としても含み、かつ前記チャネル層と該バック側電子供給層との間にバック側スペーサ層としてInGaP層を含む、上記第二の態様の化合物半導体エピタキシャル基板が提案される。前記チャネル層において、室温(300 K)での二次元電子ガス濃度を、 $1.80\times10^{12}/cm^2$ 以上とすることができる。

本発明の第四の態様によれば、上記第一、第二又は第三の態様において、前記 10 チャネル層を構成する In Ga As 層の In 組成が 0.25以上である化合物半 導体エピタキシャル基板が提案される。

本発明の第五の態様によれば、上記第一、第二又は第三の態様において、前記 チャネル層の上下に接して、膜厚が4nm以上のGaAs層が積層されている化 合物半導体エピタキシャル基板が提案される。

15 本発明の第六の態様によれば、各化合物半導体のエピタキシャル層をMOCV D法を用いて形成することを特徴とする上記第一、第二、第三、第四又は第五の 態様の化合物半導体エピタキシャル基板の製造方法が提案される。

図面の簡単な説明

20

図1は本発明の実施例1に係るエピタキシャル基板の層構造図である。

図2は本発明の実施例2に係るエピタキシャル基板の層構造図である。

図3は本発明の実施例3に係るエピタキシャル基板の層構造図である。

図4は本発明の比較例1に係るエピタキシャル基板の層構造図である。

図5は本発明の比較例2に係るエピタキシャル基板の層構造図である。

図6は本発明の比較例3に係るエピタキシャル基板の層構造図である。

25 発明を実施するための形態

以下、図面を参照して本発明の一実施例につき詳細に説明する。ここで、実施例として示されているエピタキシャル基板の層構造は、エピタキシャル基板特性を測定するための構造であるが、実際のシュードモフィックHEMT用エピタキシャル基板の層構造では、n-GaAs層、n-AlGaAs層などの層が更に

積層された構造となる。しかし、そのような実際のシュードモフィックHEMT 用エピタキシャル基板の場合であっても、以下に説明する実施例についての特性 と同じ特性を有することとなるのは明らかである。

実施例1

25

6は、4nm厚のn-Al $_{0.20}$ Ga $_{0.80}$ As層として形成され、n型不純物を 3×10^{18} /cm 3 ドープしたバック側電子供給層である。バック側電子供給層6の上には、バック側スペーサ層7及び8がこの順序で形成されている。

12はフロント側電子供給層で、6 nm厚の $n-I \text{ n}_{0.483}$ $Ga_{0.517}$ P 層として形成され、n型不純物が $4\times10^{18}/\text{cm}^3$ の濃度にドープされている。 13はアンドープ層で、39.5 nm厚の $i-Al_{0.20}$ $Ga_{0.80}$ As 層として形成されている。

次に、図1に示す層構造のエピタキシャル基板の製造方法について説明する。 初めに、高抵抗の半絶縁性GaAs単結晶基板の表面を、脱脂洗浄、エッチング、 水洗、乾燥した後、この単結晶基板を結晶成長炉の加熱台上にGaAs基板1と して載置する。

そ500℃から800℃である。

GaAs基板1上に形成すべきAlGaAs層、InGaAs層、InGaP

層等は、次のようにしてMOCVD法により気相成長させる。炉内を十分に高純 度水素で置換した後、加熱を開始し、炉内が適度な温度で安定したところで炉内 に砒素原料を導入し、続いてガリウム原料を導入し、GaAs層を成長させる。

また、AIGaAs層を成長させる際にはアルミニウム原料を、InGaAs層 を成長させる際にはインジウム原料も導入する。また、InGaP層を成長させ る際にはリン原料に切り替えて成長を行う。所定の時間と、各原料の供給を制御 することにより、所望の積層構造を成長させていく。最後に、各原料の供給を停 止して結晶成長を停止し、冷却後、以上のように積層したエピタキシャル基板を 炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常、およ 10

本発明における高抵抗の半絶縁性GaAs単結晶基板は、LEC (Liquid Encapsulated Czochralski) 法、VB (Vertical Bridgeman) 法、VGF (Vertical Gradient Freezing) 法等で製造されたGaAs基板を用いることが でき、1つの結晶学的面方位から、0.05°乃至10°程度の傾きをもった基板 を用いることができる。

エピタキシャル成長時の原料として、有機金属化合物及び/又は水素化物を用 いることが好ましい。砒素原料としては、一般に三水素化砒素(アルシン)が用 いられるが、アルシンの水素を炭素数が1から4のアルキル基で置換したアルキ ルアルシンも使用することができる。リン原料としては、一般に三水素化リン 20 (ホスフィン)が用いられるが、ホスフィンの水素を炭素数が1から4のアルキ ル基で置換したアルキルホスフィンも使用することができる。ガリウム、アルミ ニウム、及びインジウムの原料としては、各金属原子に炭素数が1から3のアル キル基又は水素が結合したトリアルキル化物又は三水素化物を、一般に用いるこ 25 とができる。

n型ドーパントとしては、シリコン、ゲルマニウム、スズ、硫黄、セレン等の 水素化物又は炭素数が1から3のアルキル基を有するアルキル化物を用いること ができる。

図1に示すエピタキシャル基板は、具体的には、以下に述べるようにして製造

された。しかし、本発明はこの一例に限定される趣旨ではない。

条件でエピタキシャル成長を行った。

減圧バレル型MOCVD炉を用い、図1に示す積層構造を、VGF法半絶縁性 GaAs 基板上にエピタキシャル成長させた。 3 族元素の原料としては、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)及びトリメチルインジウム(TMI)を用い、5 族元素の原料としては、アルシン(AsH_3)及びホスフィン(PH_3)を用いた。 n型ドーパントとしては、ジシラン(Si_2H_6)を用いた。 原料のキャリアガスとしては、高純度水素を用い、反応炉内圧力0.1 <math>atm、成長温度650℃、成長速度3~1 μ m/h r の成長

10 積層構造中のInGaP層は、GaAs層及びAlGaAs層に格子整合する 条件で、In組成を調整し、エピタキシャル成長させた。実施例1においては、 InGaP層のIn組成は、0.483とした。また、実施例1の構造では、I nGaP層を、フロント側の電子供給層のみに用いてエピタキシャル成長させた。 電子を走行させるためのチャネル層9には、In組成0.30、膜厚7.5 15 nmの歪みInGaAs層を用いて、エピタキシャル成長させた。

チャネル層 9 に用いた I n G a A s 層の上下に接して、フロント側スペーサー層 1 0 及びバック側スペーサ層 8 として働く i -G a A s 層を、それぞれ 5 . 5 n m厚にしてエピタキシャル成長させた。

上記のようにエピタキシャル成長により作製した図1の実施例1の積層構造に 20 おいて、Van der Pauw法によるホール測定を行った結果、チャネル 層 9 において、室温(300K)での二次元電子ガス濃度が1.81×10¹² $/cm^2$ 、室温(300K)での電子移動度が8360 $cm^2/V \cdot s$ 、77K での二次元電子ガス濃度が2.13×10¹² $/cm^2$ 、77Kでの電子移動度が33900 $cm^2/V \cdot s$ と、これまでにない良好な値を得た。また、このときの構造において、A1 ショットキー電極を用いたCV 測定を行った結果、残留キャリア濃度が1×10¹⁵ $/cm^3$ となるときのピンチオフ電圧は-1.74Vであった。

図1に示すエピタキシャル基板は上記のように形成されているので、バック 側電子供給層6からバック側スペーサ層7及び8を介してチャネル層9へ電子が 供給されると共に、フロント側電子供給層12からもフロント側スペーサ層11 及び10を介してチャネル層9へ電子が供給される。その結果、チャネル層9に は、高移動度の二次元電子ガスがフロント側とバック側とにそれぞれ形成される。 ここで、チャネル層9は、In組成を0.25以上である0.3として成長させ たので、チャネル層9とフロント側電子供給層12との各エネルギーバンドの伝 導体の位置に差を付けることができ、チャネル層9内における二次元電子ガス濃 度を高めることができる上に、二次元電子ガスの電子の二次元移動度を従来に比 べて格段に向上させることができる。これまでの実験検討の結果、In組成を0. 25以上とすることにより、これまで報告されているn-InGaP電子供給層 10 HEMT構造の二次電子移動度を上回る値が得られることがわかった。

実際、図1に示すエピタキシャル基板は、チャネル層9におけるInの組成を0.25以上とすることにより、二次元電子ガスの濃度を高めると共にチャネル層9内での電子の移動度を8000 c m $^2/V$ ・s 以上とすることができた。

また、種々の実験の結果、図1に示す構成で、チャネル層の上下に接するバッ ク側スペーサ層8及びフロント側スペーサ層10のGaAs層の膜厚が4nm以上であれば、チャネル層9における電子の移動度を室温(300K)で8000 $cm^2/V \cdot s$ とすることができることを確認した。

このように、チャネル層 9 での電子移動度を改善するための主要因はチャネル層 9 における I n組成とその膜厚であると考えられるが、基板をVGF基板又は 20 VB基板とすることにより電子移動度をより改善することができることも見出した。

実施例2

図2に示す層構造のエピタキシャル基板を実施例1の場合と同様に、MOCV D法により作製した。図2に示すエピタキシャル基板において、21は半絶縁性 25 GaAs基板、22~25はバッファ層、26はバック側電子供給層、27~2 8はバック側スペーサ層、29はチャネル層、30~31はフロント側スペーサ 層、32はフロント側電子供給層、及び33はアンドープA1GaAs層である。 なお、各層の組成及び膜厚は図2中に示す通りである。

図1と図2とを比較して判るように、実施例2では、フロント側スペーサ層3

T/JP2003/016394

1をIn組成0.483、膜厚3nmのi-InGaP層として形成した点で実施例1と異なっている。その他の各層の形成については実施例1の場合と同様である。

このようにして得られたエピタキシャル基板について、Van der 5 Pauw法によるホール測定を行った結果、室温(300K)での二次元電子ガス濃度が1.89×10 12 /cm 2 、チャネル層29において、室温(300 K)での電子移動度が8630cm 2 / $V\cdot s$ 、77Kでの二次元電子ガス濃度が2.16×10 12 /cm 2 、77Kでの電子移動度が32000cm 2 / $V\cdot s$ と、これまでにない良好な値を得た。また、上述の構造において、A1ショッ10 トキー電極を用いたCV測定を行った結果、残留キャリア濃度が1×10 15 /cm 3 となるときのピンチオフ電圧は、-1.80Vであった。 実施例3

図3に示す層構造のエピタキシャル基板を実施例1の場合と同様に、MOCV D法により作製した。図3に示すエピタキシャル基板において、41は半絶縁性 5 GaAs基板、42~45はバッファ層、46はバック側電子供給層、47~4 8はバック側スペーサ層、49はチャネル層、50~51はフロント側スペーサ層、52はフロント側電子供給層、及び53はアンドープA1GaAs層である。なお、各層の組成及び膜厚は図2中に示す通りである。

図1と図3とを比較して判るように、実施例3では、フロント側スペーサ層5 20 1及びバック側スペーサ層47及びバック側電子供給層46を、それぞれIn組成0.483、膜厚3nmのInGaP層として形成した点で実施例1と異なっている。その他の各層の形成については実施例1の場合と同様である。

このようにして得られたエピタキシャル基板について、Van der Pauw法によるホール測定を行った結果、チャネル層 49において、室温(3 2500 K)での二次元電子ガス濃度が $1.89 \times 10^{12} / cm^2$ 、室温(3 00 K)での電子移動度が 8010 cm $2 / V \cdot s$ 、77 K での二次元電子ガス濃度が $2.12 \times 10^{12} / cm^2$ 、77 K での電子移動度が 34200 cm $2 / V \cdot s$ と、これまでにない良好な値を得た。また、上述の構造において、A1 ショットキー電極を用いた CV 測定を行った結果、残留キャリア濃度が $1 \times 10^{15} / s$

T/JP2003/016394

 ${
m c\,m}^3$ となるときのピンチオフ電圧は、 $-2.20\,{
m V}$ であった。 比較例 1

図1に示す実施例1のシュードモフィックHEMT構造エピタキシャル基板において、チャネル層9に用いられるInGaAs層のIn組成及びその膜厚と、チャネル層9の上下に積層されるi-GaAs層10及び8の膜厚だけを変えた図4に示す構造のエピタキシャル基板を、比較例1として、実施例1と同様にMOCVD法を用いて作製した。図4に示すエピタキシャル基板において、61は半絶縁性GaAs基板、62~65はバッファ層、66はバック側電子供給層、67~68はバック側スペーサ層、69はチャネル層、70、71はフロント側スペーサ層、72はフロント側電子供給層及び73はアンドープA1GaAs層である。なお、各層の組成及び膜厚は図4中に示す通りである。

図4の比較例1では、チャネル層69のInGaAs層のIn組成を0.19、 膜厚を14.0nmとし、チャネル層69の上下には、バック側スペーサ層68 及びフロント側スペーサ層70をi-GaAs層として各2.0nmずつ、エピ タキシャル成長させた。この比較例1の構造は、従来からよく知られたシュード モフィックHEMT構造である。この比較例1は、実施例1の成長条件と同様の 条件で各層をエピタキシャル成長させて作製した。

比較例1のエピタキシャル基板について、Van Der Pauw法によるホール測定を行った結果、チャネル層69において、室温(300K)での二次20元電子ガス濃度1.77E12/cm²、室温(300K)での電子移動度7100cm²/V・s、77Kでの二次元電子ガス濃度2.06E12/cm²、77Kでの電子移動度22500cm²/V・sと、従来から報告されている程度の値しか得られなかった。また、このときの構造において、A1ショットキー電極を用いたCV測定を行った結果、残留キャリア濃度が1E15cm³となるときのピンチオフ電圧は、-1.72Vであった。

比較例2

図2に示す実施例2のシュードモフィックHEMT構造エピタキシャル基板に おいて、チャネル層29に用いられるInGaAs層のIn組成及びその膜厚と、チャネル層29の上下に積層される<math>i-GaAs層28及び30の膜厚だけを変

10

T/JP2003/016394

えた図5に示す構造のエピタキシャル基板を、比較例2として、実施例2と同様にMOCVD法を用いて作製した。図5に示すエピタキシャル基板において、81は半絶縁性GaAs基板、82~85はバッファ層、86はバック側電子供給層、87~88はバック側スペーサ層、89はチャネル層、90及び91はフロント側スペーサ層、92はフロント側電子供給層及び93はアンドープA1GaAs層である。なお、各層の組成及び膜厚は図5中に示す通りである。

図5の比較例2では、チャネル層89のInGaAs層のIn組成を0.19、 膜厚を14.0nmとし、チャネル層69の上下には、バック側スペーサ層88 及びフロント側スペーサ層90をi-GaAs層として各2.0nmずつ、エピタキシャル成長させた。この比較例2は、実施例2の成長条件と同様の条件で各層をエピタキシャル成長させて作製した。

比較例1のエピタキシャル基板について、Van der Pauw法によるホール測定を行った結果、室温(300K)での二次元電子ガス濃度 $1.85E12/cm^2$ 、室温(300K)での電子移動度 $7030cm^2/V \cdot s$ 、7715 Kでの二次元電子ガス濃度 $2.19E12/cm^2$ 、77Kでの電子移動度 $20800cm^2/V \cdot s$ と、従来から報告されている程度の値しか得られなかった。また、このときの構造において、A1ショットキー電極を用いたCV測定を行った結果、残留キャリア濃度が $1E15cm^3$ となるときのピンチオフ電圧は、-1.80Vであった。

20 比較例3

図3に示す実施例3のシュードモフィックHEMT構造エピタキシャル基板において、チャネル層49に用いられるInGaAs層のIn組成及びその膜厚と、チャネル層49の上下に積層されるi-GaAs層48及び50の膜厚だけを変えた図6に示す構造のエピタキシャル基板を、比較例3として、実施例3と同様25にMOCVD法を用いて作製した。図6に示すエピタキシャル基板において、101は半絶縁性GaAs基板、102~105はバッファ層、106はバック側電子供給層、107~108はバック側スペーサ層、109はチャネル層、110及び111はフロント側スペーサ層、112はフロント側電子供給層、113はアンドープA1GaAs層である。なお、各層の組成及び膜厚は図6中に示す

通りである。

図6の比較例3では、チャネル層109のInGaAs層のIn組成を0.1 9、膜厚を14.0nmとし、チャネル層109の上下には、バック側スペーサ 層108及びフロント側スペーサ層110をi-GaAs層として各2.0nm 5 ずつ、エピタキシャル成長させた。この比較例3は、実施例3の成長条件と同様 の条件で各層をエピタキシャル成長させて作製した。

比較例3のエピタキシャル基板について、Van der Pauw法によるホール測定を行った結果、チャネル層109において、室温(300K)での二次元電子ガス濃度が $1.99E12/cm^2$ 、室温(300K)での電子移動度 が $5620cm^2/V$ ・s、77Kでの二次元電子ガス濃度が $2.16E12/cm^2$ 、77Kでの電子移動度が $13900cm^2/V$ ・sと、低い値しか得られなかった。また、このときの構造において、A1ショットキー電極を用いたC V測定を行った結果、残留キャリア濃度が $1E15cm^3$ となるときのピンチオフ電圧は、-2.19Vであった。

15 このように、電子移動度と密接に相関する電子速度に支配される数十GHz以上の超高周波帯の各種高速デバイスにも、電子素子作製時に有利なInGaP電子供給層やInGaPスペーサ層を用いたGaAs基板上シュードモフィックHEMTを用いる可能性を拓いたという点で、本発明はHEMTの応用上においても、多大なるメリットをもたらすものである。

20 産業上の利用可能性


本発明によれば、上述の如く、電子素子作製時にも有利となるような、これまでに報告されたことのない良好な特性を有するシュードモフィック (歪チャネル高電子移動度電界効果型トランジスター) 構造エピタキシャル基板を提供することができる。

請求の範囲

1. InGaAs層をチャネル層とし、及びn型不純物を含有するInGa P層をフロント側電子供給層として含み、歪チャネル高電子移動度電界効果型ト ランジスタに用いられる化合物半導体エピタキシャル基板において、

該 In Ga As 層の室温(300K)での電子移動度が8000cm²/V・s 以上である上記化合物半導体エピタキシャル基板。

- 2. 更に前記チャネル層と前記フロント側電子供給層との間にフロント側スペーサ層として In Ga P層を含む、請求項1記載の化合物半導体エピタキシャ10 ル基板。
 - 3. 更にn型不純物を含有するInGaP層をバック側電子供給層としても 含み、かつ前記チャネル層と該バック側電子供給層との間にバック側スペーサ層 としてInGaP層を含む、請求項2記載の化合物半導体エピタキシャル基板。
- 4. 前記チャネル層を構成するInGaAs層のIn組成が0.25以上で 15 ある請求項1、2又は3記載の化合物半導体エピタキシャル基板。
 - 5. 前記チャネル層の上下に接して、膜厚が4nm以上のGaAs層が積層 されている請求項1、2又は3記載の化合物半導体エピタキシャル基板。
- 6. 各化合物半導体のエピタキシャル層をMOCVD法を用いて形成することを特徴とする請求項1、2又は3記載の化合物半導体エピタキシャル基板の製20 造方法。
 - 7. 各化合物半導体のエピタキシャル層をMOCVD法を用いて形成することを特徴とする請求項4記載の化合物半導体エピタキシャル基板の製造方法。
 - 8. 各化合物半導体のエピタキシャル層をMOCVD法を用いて形成することを特徴とする請求項5記載の化合物半導体エピタキシャル基板の製造方法。







FIG.3








FIG.5





INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/16394

		·	
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L29/778, H01L29/812, H01L29/201, H01L21/338, H01L21/205			
According to International Patent Classification (IPC) or to both national classification and IPC			
B. FIELDS SEARCHED			
Minimum documentation searched (classification system followed t	by classification symbols)		
Int.Cl ⁷ H01L29/778-29/812, H01L29/201-29/205, H01L21/338, H01L21/20-21/205			
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched			
Jitsuyo Shinan Koho 1922—1996 Jitsuyo Shinan Toroku Koho 1996—2004 Kokai Jitsuyo Shinan Koho 1971—2004 Toroku Jitsuyo Shinan Koho 1994—2004			
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) Web of Science			
C. DOCUMENTS CONSIDERED TO BE RELEVANT			
Category* Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.	
X JP 9-64062 A (NEC Corp.), Y 07 March, 1997 (07.03.97), Full text; Figs. 1 to 3	·	1-4,6,7 5,8	
(Family: none)			
Y JP 6-163599 A (NEC Corp.), 10 June, 1994 (10.06.94), Full text; Figs. 1 to 3		_. 5,8	
(Family: none)			
	·		
Further documents are listed in the continuation of Box C. See patent family annex.			
Special categories of cited documents: document defining the general state of the art which is not	"T" later document published after the inte- priority date and not in conflict with the		
considered to be of particular relevance "E" earlier document but published on or after the international filing	understand the principle or theory und "X" document of particular relevance; the	erlying the invention	
date	considered novel or cannot be conside	red to involve an inventive	
cited to establish the publication date of another citation or other special reason (as specified)	nother citation or other "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is		
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later	combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family		
than the priority date claimed Date of the actual completion of the international search Date of mailing of the international search report			
15 March, 2004 (15.03.04) 30 March, 2004 (30.03.04)			
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer		
Facsimile No.	Telephone No.		

国際調査報告

国際出願番号 PCT/JP03/16394

発明の属する分野の分類(国際特許分類(IPC))

Int. Cl7 H01L29/778, H01L29/812, H01L29/201, H01L21/338, H01L21/205

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C1'H01L29/778-29/812, H01L29/201-29/205, H01L21/338, H01L21/20-21/205

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国実用新案登録公報

1996-2004年

日本国登録実用新案公報

1994-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) Web of Science

C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 9-64062 A (日本電気株式会社) 1997.03.07,全文,第1-3図(ファミリーなし)	1-4, 6, 7 5, 8
Y	JP 6-163599 A (日本電気株式会社)	5, 8
	1994.06.10,全文,第1-3図(ファミリーなし)	
□ C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。		

」 し伽の続きにも又歓か列奉されている。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの

電話番号 03-3581-1101 内線 3496

「&」同一パテントファミリー文献

国際調査報告の発送日 国際調査を完了した日 30, 3, 2004 15.03.2004 2933 特許庁審査官(権限のある職員) 4 L 国際調査機関の名称及びあて先 渕 真悟 日本国特許庁(ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号